禾洛半導體
前沿洞察
前沿洞察
HBM堆疊十層之後,誰來保證每一層都是好的?
2026-08-20
分享:

量產良率僅約25%的現實之下,堆疊前測試正在決定誰能真正獲得HBM訂單

一顆HBM4晶片堆疊16層裸晶,只要其中一層是壞片,報廢的不是那一層,而是整顆晶片。

這不是理論推演——今年HBM4的量產良率,大約只有25%。

據業界反饋,HBM4返修件中的問題裸晶,往往是在堆疊、封裝完成之後才被最終測試篩出來。這時候想補救已經晚了——壓在上面的十幾層良品裸晶,跟著一起報廢。這種「一榮俱榮、一損俱損」的結構,正在把堆疊前測試推到一個此前少見的位置:不是產線末端的品管把關,而是決定整堆成本能不能打平的前置工序。

趨勢洞察:一筆簡單的成本帳,決定了測試要往前挪多少

2026年全球HBM總需求量同比成長67%,主要原廠訂單已排期到2027年底。這個數字背後是AI伺服器對記憶體頻寬需求的持續攀升——輝達GB200/B300單顆GPU搭載16顆HBM,容量192GB起步;下一代HBM4單卡容量進一步拉高到288GB至512GB區間。需求端曲線陡峭上揚的同時,供給端卻面臨明顯瓶頸:HBM4量產良率僅約25%,CoWoS先進封裝月產能缺口約30%。

這兩個數字放在一起看,邏輯才成立。需求成長67%意味著原廠必須盡快把產能拉滿;良率只有25%意味著每投入4顆裸晶,只有1顆最終合格。面對這種供需錯配,常規思路是加大投料、拉高總產出,用規模去對沖良率損失——但這套邏輯在HBM身上會失效,因為HBM面對的不是單顆裸晶的良率問題,而是「堆疊良率」問題,兩者的數學關係完全不同。

堆疊良率會隨層數呈指數級衰減。假設單層裸晶良率是99%,堆疊16層後,整堆的理論良率約為85%;如果單層良率降到95%,16層堆疊下來,整堆良率會跌到不足45%。業界流傳的25%這個數字,某種程度上正是這種衰減效應疊加更高層數、更複雜結構(HBM4採用16層堆疊、1024-bit介面,單堆疊頻寬有望突破1.6 TB/s)後的結果。

這筆帳可以算得更具體:假設堆疊後發現壞片再返修,損失的是已經投入的全部良品裸晶加上封裝成本;而在堆疊前用KGD(Known Good Die,已知良品裸晶)篩選擋住同一顆壞片,損失的只是這一顆裸晶本身的測試成本。層數越多,這兩種做法之間的成本差距越大——這不是良率優化的附加項,而是決定整堆晶片經濟性是否成立的前提條件。

技術挑戰:堆疊層數上去了,測試涵蓋跟不上

現有的測試方案,未必跟得上堆疊層數的成長速度,具體表現在三個層面。

第一,Die-level測試涵蓋不足。傳統晶片測試大多在封裝完成後進行系統級驗證,這套流程對單顆晶片沒問題,但對需要堆疊16層裸晶的HBM來說,等到封裝完成再測,已經錯過了攔截壞片的最佳時機。真正有效的方案,需要在裸晶進入堆疊工序之前,就用KGD篩選把壞片擋在外面——而KGD篩選對測試涵蓋率的要求極高,漏檢一顆,等於把報廢風險轉嫁給了整堆晶片。

第二,標記與追溯精度不夠。HBM堆疊動輒十幾層,一旦某一層後續出現問題,能不能快速定位是哪一層、哪個批次、哪一次測試留下的隱患,直接決定了故障排查的效率。傳統的批次級標記方式,在這種精細化追溯需求面前明顯不夠用,需要更細顆粒度的Die級標記和數據留存機制來支撐。

第三,訊號完整性驗證的門檻被抬高。HBM4採用1024-bit介面,介面位寬的提升意味著測試Socket需要處理更多訊號腳位,高速訊號在堆疊結構裡的串擾、阻抗匹配問題,都是過去8層、12層堆疊時不需要認真面對的新課題。Socket設計如果沿用舊規格,很可能在訊號完整性上先出問題,而不是在晶片本身的功能上。

這三個挑戰疊加在一起,指向同一個結論:HBM時代的堆疊前測試,不是「舊方案加高精度」的簡單升級,而需要從測試涵蓋邏輯、標記追溯機制、到Socket設計做一次系統性重構。

解決方案:KGD篩選的工程化落地,與SLT、Burn-in的協同分工

面對上述挑戰,工程層面的應對思路可以分成三部分。

一是把KGD篩選做成一套可量產的標準流程,而不是實驗室級別的抽檢。這意味著測試設備需要在裸晶階段就具備足夠高的功能測試涵蓋率和足夠快的單顆測試速度,確保前置篩選不會拖慢整體產能——涵蓋率不夠會漏檢壞片,速度跟不上則會讓堆疊前測試變成新的產能瓶頸,兩者需要同時滿足。

二是建立Die級的精細化標記與數據追溯體系。每一顆通過KGD篩選的裸晶,都應留存可追溯的測試數據和身份標記,一旦後續堆疊出現異常,能夠快速回溯到具體是哪一顆裸晶、哪一項測試出現偏差,而不是籠統地把整批產品打回重檢。這套追溯體系的價值,會隨著堆疊層數的增加而同步放大。

三是明確堆疊前測試與SLT(系統級測試)、Burn-in之間的分工邊界,而不是簡單疊加。KGD篩選負責在裸晶層面攔截明顯缺陷,SLT負責驗證堆疊完成後整體系統的功能一致性,Burn-in負責透過長時間加壓暴露潛在的可靠性問題——三者的測試目標不同,如果不做清晰分工,容易出現「該測的沒測到、測過的又重複測」的資源浪費。對於HBM這類高層數堆疊結構,把KGD篩選的權重前移,能有效降低SLT和Burn-in階段發現問題的機率和成本。

這與IC燒錄與測試行業長期積累的工程邏輯是一致的——高位寬介面下的訊號完整性驗證,以及支撐精細回溯的Die級標記能力,本身就需要長期的技術沉澱,不是靠一次性投入就能補齊。HILOMAX從多協定、多規格晶片的測試起步,近年來的技術投入也逐步延伸到這類高層數堆疊場景。良率管理的關鍵,從來不在「測得多」,而在「測得準、測得早」。

對測試工程師和產線主管來說,評估一套HBM測試方案時,可以具體問幾個問題:這套方案的Die-level測試涵蓋率能做到多少?壞片標記和追溯的顆粒度夠不夠細,能否精確到具體裸晶?面對1024-bit介面,Socket設計是否已經針對訊號完整性做過專項驗證?KGD篩選與SLT、Burn-in之間的分工是否清晰,有沒有重複測試的資源浪費?這些問題的答案,比「良率數字好不好看」更能反映一套測試方案的真實工程價值。

結語

HBM需求同比成長67%的態勢,本質上把堆疊前測試推到了一個此前少見的位置——不再是產線末端的品管關卡,而是決定整堆晶片良率上限和成本結構的第一道防線。25%的量產良率不是一個孤立數字,而是整個產業在高層數堆疊結構面前必須共同面對的現實。

對於正在規劃HBM相關測試方案的從業者,或許可以先問自己一個問題:你現在的測試節點,設在堆疊之前,還是堆疊之後?

Copyright © 禾洛半導體(徐州)有限公司. 版權所有 備案號:苏ICP备2023003476号-2 Powered by Bomin